第一百三十五章 新芯半导体的当务之急 (第2/2页)
　　
　　即便是微电子专业的博士，工业界的研发和实验室的研发完全是两个概念。
　　
　　需要纠正他们在模拟IC设计中对基本概念的理解问题。很多新手容易在电路设计中忽略一些基本概念，噪声、失真、线性度、带宽等。
　　
　　他们因为缺乏实践经验，在设计中会忽视布局和版图设计对电路性能的影响、电源和地平面的处理，过于关注某一方面的性能优势而忽略其他重要性性能指标。
　　
　　他们会过度关注电路的速度可能导致功耗、噪声等方面的性能下降。
　　
　　这些问题对新人来说很常见，二十年前，那时候我们还在用劳伦斯·内格尔博士开发的SPICE。
　　
　　劳伦斯·内格尔也是你的校友，加州达大学伯克利分校的博士。
　　
　　我还记得当时最早的时候用SPICE，后来用CalmaGDS，然后最近用CadenceVirtuoso。
　　
　　还在用SPICE的时候，我也会犯很多类似的错误。大家都是从新人慢慢成长为一名成熟的工程师
　　
　　但是当时我是在一家成熟的模拟IC公司，他们有成熟的产品，有成熟的团队，有形成人才梯队的培养，有完整的培养机制。
　　
　　换句话说，他们有这个资本去容错。
　　
　　但是我们没有，我知道你有很多钱，非常多的钱，我无法想象的金额。
　　
　　但是一家企业不能只靠你的单一输血，这样的企业是被催熟的，它很难有生命力和未来。
　　
　　所以我们在早期需要找成熟的工程师，打造出一款拳头产品，然后再招新人，做储备力量培养。
　　
　　而不是在一开始的时候就做储备力量培养。”
　　
　　关建英提到的SPICE、CalmaGDS、CadenceVirtuoso都是EDA工具，用于设计模拟电路。他们之间有一个时间顺序。
　　
　　其中CadenceVirtuoso一直到今天依然是主流的EDA工具，只是Cadence打包做了一个叫Cadence设计系统的玩意，把这个涵盖进去了，实现了更丰富的功能。
　　
　　周新说：“好吧，我理解你的意思，我知道关叔你在模拟IC领域工作了很多年，从一线员工做到总工程师再到副总裁，对模拟IC公司的经营有自己的理念。
　　
　　我们还没有那么快招人，我们先把公司和框架构建好，你愿不愿意来帮我？”
　　
　　和林本坚相比，关建英现在正是刚被自己参与创立的公司赶出来，简单来说，正是失意时，他答应的非常快：
　　
　　“我来帮你没问题，但是我这个人的性格比较直接，你作为老板，有自己的想法没有问题，但是我同样会有我的想法和我的坚持。
　　
　　如果我们的想法不一致，我们之间需要有充分的沟通，来达成某种一致。”
　　
　　关建英接着说：“我从来没有认为我的想法、我的经验会一直对的。
　　
　　我二十多年前进入集成电路行业，从模拟IC起步，当时业界还是采取的IDM模式，也就是垂直整合制造。
　　
　　英特尔、三星、德州仪器、英飞凌等这些企业，他们都是自己一手包办了芯片设计、芯片制造、封测和产品销售。
　　
　　只有上游材料、设备、EDA和IP核，是使用其他公司的产品。
　　
　　这种模式多好，在当时的我看来，简直是完美的模式，从产品设计到制造全部一手包办，产品的迭代周期也更短。
　　
　　同时也有利于研发，后端研发成果得到验证的响应时间非常快。
　　
　　当时从来没有谁想过要把芯片代工给其他公司来做。
　　
　　直到张忠谋带着台积电出现，他告诉厂商，说你们设计芯片，芯片制造专门由我们来帮你们做。
　　
　　我们帮你们承担这部分风险，你们只需要把需求告诉我们就可以。
　　
　　把芯片设计给我就行，我永远不会做自己的芯片品牌。
　　
　　你知道IDM模式的风险在于重资产，12寸的生产线，一条生产线就是20亿美元。
　　
　　这要求你制造出来的芯片必须能够卖出去。
　　
　　这对设计、制造、管理和运营的要求都非常高。
　　
　　因为生产线是有折旧的，随着技术进步，原本先进的生产线会慢慢被淘汰，20亿美元打造的生产线，在摩尔定律的作用下，可能五年时间就报废了。
　　
　　IDM模式对你的利用率、良品率和产品利润要求极高。
　　
　　所以台积电的模式才能成功，他们帮厂商承担了很大一部分风险。
　　
　　这样风险低了，利润也低了。”
　　
　　今天的第一章，求月票，最近的半导体内容是不是太多了.
　　
　　不过马上就要开始下一个剧情了
　　
　　(本章完)